快速的规格
PathFinder-SC的集成数据建模、提取和瞬态仿真引擎是ESD验证的端到端解决方案。单通使用模型读取行业标准的设计格式，设置ESD规则，提取电力网络的rc，并执行ESD模拟，以分析根本原因并提供修复和优化反馈，所有这些都在一个工具中完成。
Ansys PathFinder-SC
静电放电(ESD)仿真软件
Ansys PathFinder-SC是一个高容量的解决方案，帮助您规划、验证和签署IP和全芯片SoC设计的完整性和抗静电放电(ESD)的健壮性。
CSD的签收
SOC IP的全芯片布局级ESD签名解决方案
Ansys PathFinder-SC识别和分离设计问题的根本原因，可以导致芯片故障的充电设备模型(CDM)，人体模型(HBM)，或其他ESD事件。它的高容量、原生云架构可以利用数千个计算核心实现快速全芯片周转。PathFinder-SC是由主要代工厂认证的电流密度检查和ESD签名。
-
集成了Ansys RedHawk-SC™和Ansys Totem™
-
输出芯片ESD紧凑型(CECM)
-
清洁发展机制和HBM覆盖范围 -
P2P电阻检查 -
电流密度和红外检测 -
GDS和数字流支持
-
原生云架构 -
一次运行中分析多个域 -
处理恢复防静电 -
超过1亿个实例容量
-
用于调试的GUI布局 -
紧凑的ESD模型的IP
静电放电和电流密度是决定芯片在现实世界的鲁棒性和长期可靠性的关键因素。这些对产品的安全性和耐用性至关重要。
降低器件击穿电压和互连尺寸会增加16nm工艺中的ESD风险。PathFinder-SC提供了片上ESD事件的全面分析，这是所有芯片设计的要求。
PathFinder-SC的全芯片容量和流线型的单通使用模型可以在一次分析中同时处理数百个域。这比传统方法快得多，加快了得到结果的时间，减少了由于分区而产生的潜在错误。
任何检测到的问题都可以通过PathFinder-SC的基于布局的分析和根本原因检测技术快速调试，再次节省时间，加快上市时间。
PathFinder-SC包含了单个产品的所有功能——从执行RC提取和ESD模拟，到分析根本原因和提供优化反馈。它包括一个内置RC提取器，不需要额外的许可证或外部工具。
PathFinder-SC通过多个客户的硅相关和多个铸造厂的验证，确保了准确性和降低了硅风险。
综合静电放电(ESD)解决方案的分析，调试和优化的IC布局和电路
Ansys PathFinder-SC帮助您规划、验证和签署IP和全芯片SoC设计的完整性和抗ESD的健壮性。它从充电设备模型(CDM)、人体模型(HBM)或其他ESD事件中识别可能导致芯片或IP故障的设计问题。PathFinder-SC通过所有主要铸制厂的认证，确保互连寄生，HBM/CDM ESD模拟和电流密度检查是硅精确的。它的基于布局的GUI促进了快速的根本原因检测和简单的调试。
PathFinder-SC的架构采用了原生云基础设施，支持弹性计算，能够处理超过1亿个晶体管的全芯片分析。
关键特性
全芯片和全面的单通ESD分析和调试数百种电源模式，同时。
- HBM / CDM ESD事件
- Silicon-Correlated准确性
- 根源检测
- 单通道模拟
- 容量和性能
- 图书馆SoC-Level
- 进行弹性计算
Ansys PathFinder-SC模拟人体模型(HBM)和充电设备模型(CDM) ESD事件，通过传播zap电流通过电源/地面网络来识别布局瓶颈。它模拟电流注入到任何衬垫和互连路径，以识别无法处理高ESD电流的引脚-夹脚-引脚路径。
Ansys PathFinder-SC在皮秒分辨率下使用SPICE模型和TLP曲线进行瞬态模拟，可提供与硅相关的精度，有助于将设计风险降至最低。在SPICE中，带回扣的夹子通常有收敛问题;但PathFinder-SC的模拟引擎是定制的，可以处理快速恢复和精确建模ESD设备触发。PathFinder的结果已被多个铸造厂和客户与硅相关联。
Ansys PathFinder-SC识别可能导致ESD故障的布局问题和连接不平衡。示例包括未连接到防静电夹的凸起，或未连接到电源/接地的夹。通过遍历芯片上任何两个相关点之间的每个传导路径，PathFinder-SC验证连接的鲁棒性，并根据代工厂或用户指定的限制检查电特性。通过-失败报告可以交叉探测到布局。
Ansys PathFinder-SC的集成数据建模、提取和仿真引擎提供了一个流线型的、单通道ESD使用模型——建立ESD规则，执行提取和ESD仿真，分析根本原因，并提供修复和优化反馈——在一个单一工具环境中。它使用行业标准数据格式(GDS, DEF)，并在指定要检查的规则和参数方面提供了相当大的灵活性。
Ansys PathFinder-SC检查超过1亿个实例的IP和大型soc上的ESD完整性。它处理数百个电源/地面/信号网络，并在单个模拟中执行电阻和电流密度检查。全芯片ESD模拟可以在几小时到一天内完成，具体取决于大小。PathFinder-SC建立在弹性计算、云原生基础设施上，可以处理超大型设计。
在标准单元级别、IP级别和全芯片级别识别高电流热点是至关重要的，以避免可靠性问题。PathFinder-SC的内置建模能力基于芯片ESD紧凑模型(CECM)，它支持从标准单元到全芯片的任何级别的详细ESD分析。CECM包括PG模型，夹紧装置和可选电流签名。这种精确的建模满足任何设计的最高可靠性需求。
Ansys PathFinder-SC是建立在海景大数据分析平台上的，该平台设计用于在1000个CPU核上进行云执行，具有接近线性的可扩展性和极高的容量，每个核的内存很低。
看看Ansys能为你做什么
看看Ansys能为你做什么
联系我们
今天联系我们
