加快5G网络基础设施设计

作者:Teddy Lee，美国圣何塞硅谷公司的信号和电源完整性架构师

随着世界变得更加互联和数字化，对更多数据和更高速度的需求是显而易见的。全球互联网流量的增加，以及云和数据中心的分散化，推动了有线和无线网络支持5G网络基础设施。5G技术有望实现1000倍的流量、10倍的速度和10倍的吞吐量。这些系统非常复杂，推动了硅和制造技术的发展。eSilicon在设计和验证方法中使用Ansys的芯片封装系统建模和仿真软件，以及时性和准确性服务于这个不断发展的市场。

由于eSilicon的设计成本高达数千万美元，并且会导致进度延迟和错失市场机会，因此eSilicon依赖Ansys的芯片封装系统(CPS)建模和仿真软件。”

eSilicon的高度可配置finfet级7nm IP平台包括应用优化的处理器核心和集成在硅中间层上的许多高带宽存储器(HBM)堆栈，内置在复杂的2.5D封装中。

在技术前沿进行设计时，公司需要的是整体系统性能，而不仅仅是符合规格的芯片。eSilicon为5G基础设施、网络、高性能计算和人工智能市场的一级系统原始设备制造商(oem)提供先进的专用集成电路(ASIC)和知识产权(IP)，以满足这些需求。eSilicon提供FinFET asic，集成了eSilicon在14nm和7nm开发的先进IP以及领先的2.5D封装。这使得该公司能够提供更低功耗、更高带宽和更灵活的产品，以满足客户对计算性能和系统可靠性的要求。作为先进IP的开发人员和用户，eSilicon可以提供更可预测和健壮的设计。

更小的半导体技术节点、更高的密度和更紧的利润率所带来的复杂性，确实增加了在设计阶段或产品上市一段时间后出现系统故障的风险。由于eSilicon的设计成本高达数千万美元，再旋转导致进度延迟和错失市场机会，因此eSilicon依赖于Ansys的芯片封装系统(CPS)建模和仿真软件，包括Ansys SIwave，红鹰，基于和CMA，在录制前测试和验证他们的设计。Ansys软件对芯片、封装、基板和系统上的每个组件进行非常详细的建模，并提供将每个组件无缝集成到单个仿真中的环境。尽早从前到后验证整个系统对公司的成功至关重要。集成所有部件(芯片、存储器、衬底、封装)的设计方法，确保ASIC能够独立工作，以及在整个系统的其他不确定因素的背景下工作，从而降低风险并缩短上市时间。

eSilicon工程师与客户密切合作，以管理其设计和接口的复杂性。他们非常关注信号完整性(SI)和功率完整性(PI)在芯片、封装基板、封装和系统中的影响。与Ansys合作，他们开发了CPS SI/PI建模和分析流程，对系统中的每个组件进行详细建模，从模具到封装再到电路板，并将所有组件一起模拟，以更好地了解每个组件对其他组件的影响。

验证信号完整性

一旦衬底和硅中间层的初始布局可用，eSilicon工程师就可以使用Ansys HFSS和Ansys SIwave提取复杂的3D结构，生成s参数模型，用于高速网络的插入损耗、回波损耗和串扰性能分析。将无源元件的频率响应与封装规范进行了比较。任何违反或不足的余量都将导致设计变更，并伴随着额外的提取和分析迭代，直到满足需求。对于2.5D封装设计，eSilicon工程师将基板和中间层s参数模型连接起来，以创建最终的封装模型。该模型已交付给客户，用于IBIS-AMI信道分析，以验证发射器和接收器在时域中的性能。

封装基板的BGA区域的反垫被放大并差分桥接以减小电容和升压阻抗。

封装衬底中无源互连的材料特性和几何尺寸会影响最终的s参数性能。对于2D设计，有许多现场求解器可以计算阻抗和SI性能，但由eSilicon工程师设计的2.5D封装需要Ansys HFSS，这是一个真正的高频SerDes设计的3D现场求解器。在具有密集几何形状的封装或中介器中，附近的结构会对信号性能产生重大影响，特别是在高频时。

验证直流电源完整性

为了实现直流电源的完整性，eSilicon工程师对从电路板上的稳压模块(VRM)通过走线到封装衬底和硅中间层的直流电压降进行建模。他们使用Ansys SIwave来提取这些组件，并将它们组合成一个系统模型。他们还使用SIwave来运行直流模拟，以进行IR/电压降，电流和功率密度验证。如果发现任何瓶颈或违规，工程师将执行另一次迭代以改进配电网络。通过使用高精度、快速吞吐量和无缝集成的Ansys工具，工程师们能够改进他们的设计，并对设计调整进行快速的假设分析。

对电路板到模具的电源路由有一个准确的视图，在每个级别有详细的寄生提取，对于可靠的PI分析是必不可少的。当工程师在系统板上假设一个理想的稳压模块(VRM)时，由于局部电流可能超过电压源的平均电流，因此仿真结果可能与实际性能显著偏离。因此，重要的是定义VRM的确切位置，并提取将驱动包的真实轨迹。通过使用SIwave，工程师能够对从VRM到模具端口的配电网络进行细粒度分析。

交流电源完整性验证

管理由模具产生的噪声对系统的影响是设计成功的关键。要全面了解电源完整性，重要的是要了解功率是如何通过硅中间层、封装衬底和电路板传递的。eSilicon工程师采用CPS方法，从芯片开始，通过中间层、封装基板和PCB提取和建模每个组件。然后他们在频域和时域上模拟整个系统。工程师使用Ansys RedHawk对模具和中间层进行建模，使用Ansys SIwave对封装和PCB进行分析，使用Ansys CMA进行仿真。验证整个系统具有细粒度精度的挑战之一是从VRM到芯片的组件频率范围的变化。

电压图的3D模型显示了从VRM到封装的模拟电压梯度，帮助eSilicon工程师定位电压下降发生的位置，例如PCB上的过孔，BGA下方的瑞士奶酪平面和封装层。

模拟了从封装到芯片接口，从BGA球穿过衬底过孔，最后到C4接口的走线的电压梯度。由于封装中的配电网络比PCB更小，密度更大，因此封装设计中显着改善IR下降的机会更少。

Ansys CMA在芯片、封装和电路板的广泛频谱范围内对完整的电力输送网络电流曲线进行建模。它可以模拟大电流瞬变-持续时间从几纳秒到几毫秒-在芯片，封装和电路板边界导致灾难性的全球轨道电压崩溃。

交流电源完整性分析的目标是通过优化阻抗来保证可接受的暂态电源噪声。如果电源噪声过高或余量过低，工程师将回到频域进行更多的decap优化，甚至进一步回到布局。通过在设计阶段早期进行分析，eSilicon工程师能够优化性能，而不是简单地验证它。

频域自阻抗与电容优化N

作为频域分析的一部分，eSilicon工程师观察来自芯片的自阻抗及其对系统中每个组件的影响。他们需要确定是否需要任何封装级电容器来降低封装处的系统级谐振。他们使用Ansys SIwave计算目标阻抗，并通过添加不同的电容值和数量来调谐谐振频率。

时域仿真

一旦封装在频域得到优化，eSilicon工程师就会进行时域仿真来分析芯片上的电源噪声。他们使用Ansys RedHawk来生成电流剖面，并提取模具电力输送网络的电气模型。RedHawk主要是一个模具级工具，因此模拟产生高频数据的当前轮廓，但只持续很短的时间。然而，在系统级分析中，较低的带宽需要较长的周期。扩展电流分布并不像重复波形那么简单，因为电流调制是用来激发特定的谐振频率或模拟一些功能模式，如TCAM存储器访问。Ansys CMA允许eSilicon工程师将电流配置文件调制到任何包络线和输出频域阻抗，以及任何时域瞬态噪声。此外，Ansys CMA可以自动连接模具、中间层和封装之间的复杂接口，从而节省了大量的人工工作并降低了出错的风险。

观察在封装级增加1uf电容器的效果。随着数量的增加，平行共振处的阻抗降低。一旦达到目标阻抗，进一步的优化集中在电容器值和数量混合的有效性上。

一旦扩展和调制电流刺激可用，eSilicon工程师使用Ansys CMA的时域仿真分析整个配电网络。他们将模拟结果与允许噪声规范进行比较，看看是否有任何违规。如果需要额外的余量，工程师将回到频域模拟，通过改变芯片、封装或电路板上的电容来进一步优化设计;他们甚至可以在设计过程中进一步优化配电网的布局。

硅服务于一级系统oem，其挑战不仅仅是更低的功耗，更高的性能和更小的尺寸。他们关心的是寿命性能、热和机械可靠性以及与固件和软件的集成。由于将这种规模的项目推向市场所涉及的复杂性，使用Ansys的工具套件围绕CPS流程设计和验证方法有助于eSilicon加快盈利时间。

参考文献

• 多模封装和热叠加建模，(12/19/2018)