快速的规格
Ansys VeloceRF允许您合成具有多个器件和线的紧密包装的器件，以优化硅地板平面。在详细布局之前，对任意数量的感应器件之间的耦合进行分析将减小设计尺寸并减少或消除保护环。
电感器和传输线
合成和模型螺旋器件和t线到3nm
Ansys VeloceRF通过大大减少合成和建模复杂螺旋器件和t型线所需的时间，缩短了设计周期。它只需要几秒钟来编译电感器或变压器几何图形，只需几分钟来建模和分析它。它集成了领先的EDA平台，实例化准备磁带的布局。
-
合成DRC-clean器件
-
由所有主要铸造厂支持
-
硅验证
-
减少硅尺寸和成本
-
DRC-clean设备 -
低至3nm -
准确的验证 -
设备形状库
-
多设备耦合 -
使用参数扫描进行优化 -
生成PCells / PyCells -
减小设备尺寸
-
包括LDE效应 -
s参数和RCLk
Ansys VeloceRF通过大大减少合成和建模复杂螺旋器件和t型线所需的时间，缩短了设计周期。
电感器尺寸以及电感器与电感器之间的串扰会影响模具尺寸。Ansys VeloceRF通过使用优化标准和几何约束帮助您设计更小的设备。此外，它还计算了任意数量电感之间的耦合，以更好地优化硅空间和优化电路环境中的电感。Ansys VeloceRF的参数化扫描支持在电路环境中提供最佳性能解决方案。经过铸造厂验证的精度降低了设计中的风险，使用经过硅验证的模型有助于消除串扰故障。
Ansys VeloceRF目前支持超过200种独特的代工工艺，并适用于任何低至3nm的工艺，包括来自所有半导体代工厂(TSMC、UMC、Global foundries、TowerJazz和Samsung等)的CMOS、BiCMOS、GaAs、SOS和SOI。该工具集成了领先的EDA设计平台和任何LVS工具。
合成并模拟螺旋器件和t型线，用于3nm以下毫米波设计
有限元分析软件VeloceRF在短短几分钟内合成和分析毫米波螺旋器件和t型线。它生成DRC/DFM清洁器件-包括填充-低至3nm。器件采用无源、因果s参数和高度紧凑的RLCk网表模型建模，可作为PCells/ pycell交付，以获得最大的几何灵活性。通过多个设备和生产线的紧密布局包装以及减少或消除保护环，上下文优化可以显著减小模具尺寸。它通过预定义的设备构建模块库支持高频，并支持任意数量的感应设备之间的耦合。
关键特性
VeloceRF提供硅上感应器件的全面合成、建模、分析和优化。
- 硅验证
- 优化平面图包装
- 减小设备尺寸
- 预定义形状库
- 参数化扫描优化性能
- 支持200多种硅技术
Single-spiral电感:差动，单端，方形和八角形，带或不带中心丝锥。
Multispiral电感:变压器、平衡管、t形线圈和系列差速器。
T-lines:屏蔽，双屏蔽，带线，耦合器，组合器和其他类型的准备胶带。
Ansys VeloceRF计算任意数量电感之间的耦合，以更好地优化硅空间。使用VeloceRF，您可以拧紧或消除保护环，还可以优化硅地板平面。
Ansys VeloceRF提供电感参数的参数扫描支持，在电路环境中提供最优解决方案。它允许电感之间独特的耦合分析，以确保消除串扰相关的故障。
Ansys VeloceRF为毫米波频率的设计提供了可靠的硅精度。广泛的t型线结构支持乐高®样的设计方法，包括:微带线，共面波导(屏蔽和双屏蔽)，带状线，45度和90度弯曲，t型结，存根，分支线耦合器，威尔金森分压器等。
Ansys VeloceRF目前支持超过200种独特的代工技术，并可与来自半导体代工厂的任何工艺(CMOS, BiCMOS, GaAs, SOS, SOI)合作，包括TSMC, UMC, Global foundries, TowerJazz, Samsung等。VeloceRF支持3nm以下的所有工艺节点。它集成了领先的EDA平台，VeloceRF模型可以与寄生提取网表相结合。
在完整的3d网格算法将导体的体积分割成小单元之前，Ansys VeloceRF计算布局依赖效应(LDE)。3D衬底模型允许非常快速和准确地提取分布式RC衬底网络。提取的模型非常准确，捕捉到所有的电磁现象，包括电流分布、蒙皮和接近效应。
看看Ansys可以为您做什么
看看Ansys可以为您做什么
联系我们
今天就联系我们
