快速规格
ANSYS EXALTO后LVS RLCK提取器使IC设计人员可以准确预测电磁和底物耦合效应，以签名，以签署以前“太大而无法分析”的电路。提取的模型被反向通知到示意图或网表，并支持所有电路模拟器。
RLCK提取
电气，磁和底物串扰的寄生模型提取
ANSYS EXALTO是一种LVS后RLCK提取软件解决方案，它使IC设计人员能够通过提取集团元件寄生虫并为电气，磁性和底物耦合生成准确的模型，从而准确地捕获设计层次中不同块之间的未知串扰。Exalto与大多数LVS工具的接口，并可以补充您选择的RC提取工具。
-
非常复杂的布局的能力
-
与LVS工具的接口
-
结果与数字LPE结合
-
点击交互式界面
-
EM耦合模型 -
电源和信号电气移民 -
包括底物耦合 -
补充RC提取器
-
与LVS的接口 -
反向通知到NetList -
跨层次结构耦合 -
如果情况如何
-
极度紧凑的模型 -
S-参数和RLCK型号
优化串扰的高速串行链接
NVIDIA将ANSYS RAPTOR EM分析应用于硅上的高风险高速串行链接
现在，Exalto的高速和高容量EM模型用于硅设备，现在已经“太大无法分析”的大型复杂电路已触及。
现代硅系统中RF和高速电路的扩散已将电磁耦合提高到一阶效应，必须准确地建模以可靠地实现硅成功。但是，生成适合电磁耦合分析的准确寄生模型比传统的RC提取要复杂得多。这些EM模型的大小为模拟器带来了挑战。
Exalto的前所未有的能力使您可以轻松地分析极其复杂的布局。它独特的网表简单方法使输出网列非常紧凑，从而减轻任何仿真问题。这使得可以彻底分析以前通过昂贵的过度设计和护栏避免避免的复杂EM相互作用。结果是一个更小，更便宜的设计，具有更可靠的性能特征。
Exalto通过补充常规提取器工具并与所有LVS工具无缝接口来增强现有设计流。
硅在硅上的电，磁和底物串扰的寄生模型提取
Ansys Exalto通过提取集团元素寄生虫并生成用于电气，磁性和底物耦合的精确模型，从而捕获了网和分层块之间未知的串扰。Exalto可以在不同的层次结构级别之间建模串扰，并在不更改原理图的情况下运行多个“ what-if”场景。使用“点击”界面轻松捕获敏感的RF电路中的复杂耦合，并轻松捕获大型数字公交/控制信号。独特的NetList还原方法将输出网表减少了90％以上。Exalto与所有LVS工具的接口以及与S-Parameters和RLCK寄生虫的RC萃取器的补充，可用于部分或完整的设计。
主要特征
提取大型复杂硅电路的电气，磁和底物耦合的总元素寄生虫并生成精确的模型
- 高容量和速度
- 补充RC提取器
- 高度紧凑的模型
- 跨层次结构耦合
- 与LVS的接口
- 交互式图形接口
生成无源，因果DC精确的S参数模型，适用于AC，谐波平衡和SP分析，以及适用于短暂性，射击和噪声分析的被动，因果关系，高度紧凑的RLCK Netlist模型。可以始终模拟Spice格式RLCK网络名单。
ANSYS EXALTO可以在带有基础设备的叠加电感器之间提取完整的分析电容式耦合。它利用现有的铸造式特征内置内模型来用于电容器和晶体管，然后仅将总耦合电容仅用于设备端子。Exalto的能力和速度即使在数千台设备上提取完整的电容耦合。
Ansys Exalto是由ANSYS的建模引擎（该行业最快的电磁发动机）构建的。这意味着EM提取的600 um x 400 um，致密，7米的电网需要几分钟；电源放大器中所有螺旋的耦合模型与关键数字线路之间的耦合模型需要几秒钟。
独特的NetList还原方法使输出Netlist非常紧凑，与本机Netlist相比，元素和节点的降低超过90％。具有添加高频（LK）选项的传统RC提取器会融入容量瓶颈，因为输出网表太大而无法模拟。
运行多个具有不同关键网络的“假设”方案，而无需触摸测试台示意图。
Ansys Exalto与第三方LVS工具无缝接口。输出可以自动与第三方LPE工具的输出相结合。Exalto还支持“提取的观点”和“提取的网络主义者”。
ansysができること
ansysができること
联系我们
お问い合わせ
