快速规格
Lumerical CML编译器提供了一种有效的方法，可以从单个表征测量源和3D仿真结果中构建高质量互连和Verilog-A紧凑模型。
解决无法解决的问题
自信地建立和维护CML
有效地创建紧凑的模型库（CML），并具有腔表CML编译器的可靠性。该软件可自动从单个数据源的表征测量和3D仿真结果的互连和Verilog-A光子紧凑模型库对互连和Verilog-A光子紧凑模型库进行自动化。
-
自动构建高质量的CML
-
生成统计启用的库
-
支持多个EPDA工作流程
-
加密模型保护IP
-
版本控制的CML -
CML加密 -
带有模板和数据验证的结构化输入
-
自动测试生成 -
交叉模拟器Verilog-a -
固定和参数化模型
-
来自单个数据源的输入 -
统计支持
什么是新的
2021 R2版本为CML编译器提供了新的ANSYS Lumerical InterConnect和Verilog-A紧凑型模型，使PDK设计人员能够在多个平台上创建一个更完整的紧凑模型库。
新的互连模型
- 参数化光电探测器*新的
- 雪崩光电探测器*新的
- 环谐振器和马赫齐汉干涉仪建模*更新
- 从原始测量数据中生成统计的被动模型生成*更新
- 热调谐器中的非线性I-V支持依赖于偏置调谐器内部调节器*更新
新的Verilog-A型号
- 参数化光电探测器*新的
- 参数化的S参数模型*新的
- 环谐振器建模*更新
资源
功能
使用ANSYS Lumerical CML编译器构建紧凑型模型库
CML编译器自动从单个数据源和仿真结果的单个数据源中自动化互连和Verilog-A光子紧凑模型库（CML）的创建，维护和质量检查测试。
主要特征
CML编译器简化了生产工作流程中准确的光子紧凑型模型的过程。
- 自动建筑紧凑型型号
- 统计分析
- IP保护的互连和Verilog-A模型
专注于组件设计和测量，让CML编译器进行其余的工作。CML编译器提供自动化和可重现的版本控制的CML。通过自动测试案例生成进一步提高生产率。
生成统计启用的紧凑型模型库，并加载到互连和Virtuoso中，以进行蒙特卡洛和角落分析。
从单个数据源生成Verilog-A和互连光子模型。如果不可用或不可能进行表征数据，请使用ANSYS的灯具行业领先的3D组件级仿真工具进行增强。同时生成固定和参数化元素，并使用您自己的自定义模型补充现有的模型集。IP加密可用于使用CML编译器生成的模型。
视频
Lumerical的CML编译器与James Pond博士的起源
实例探究
参考手册
ANSYS软件可访问
对于ANSYS来说，所有用户（包括残疾人）都可以访问我们的产品至关重要。因此，我们努力根据美国访问委员会（第508节），Web内容可访问性指南（WCAG）以及自愿产品可访问性模板（VPAT）的当前格式遵循可访问性要求。
불가능을하게만들가요요？
불가능을하게만들가요요？
联系我们
문의하기
