快速的规格
Ansys VeloceRF允许您合成具有多个器件和线紧密封装的器件，以优化硅平面。在详细布局之前，对任意数量的电感器件之间的耦合进行分析，将减小设计尺寸，减少或消除保护环。
电感器和传输线
螺旋器件和t线的合成与建模
Ansys VeloceRF通过大大减少合成和建模复杂螺旋装置和t线所需的时间，缩短了设计周期。编译一个电感器或变压器的几何形状只需要几秒钟，建模和分析只需要几分钟。它集成了领先的EDA平台，实例化了现成的纸带布局。
-
合成dc -clean器件
-
所有主要铸造厂的支持
-
硅验证
-
减少硅的尺寸和成本
-
DRC-clean设备 -
低至3nm -
准确的验证 -
设备形状库
-
多设备耦合 -
参数扫描优化 -
生成PCells / PyCells -
减小设备尺寸
-
包括LDE效果 -
s参数和RCLk
Ansys VeloceRF通过大大减少合成和建模复杂螺旋装置和t线所需的时间，缩短了设计周期。
电感尺寸以及电感间串扰会影响芯片尺寸。Ansys VeloceRF通过使用优化标准和几何约束来帮助您设计更小的设备。此外，它计算任何数量的电感之间的耦合，以更好地优化硅的房地产和优化电路环境中的电感。Ansys VeloceRF的参数扫描支持在电路环境中提供了最佳性能解决方案。铸造厂验证的精度降低了您的设计风险与硅验证的模型，有助于消除串扰故障。
Ansys VeloceRF目前支持200多种独特的代工工艺，可与所有半导体代工厂(TSMC, UMC, Global foundries, TowerJazz和三星等)的CMOS, BiCMOS, GaAs, SOS和SOI等任何3nm制程一起工作。该工具集成了领先的EDA设计平台和任何LVS工具。
合成和模拟螺旋装置和t线，用于3nm以下的毫米波设计
有限元分析软件VeloceRF在几分钟内合成和分析毫米波螺旋器件和t线。它产生DRC/DFM清洁设备-包括填充-低至3nm。该器件采用无源、因果s参数和高度紧凑的RLCk网络列表模型建模，并可作为PCells/PyCells交付，以获得最大的几何灵活性。上下文优化允许通过多个设备和生产线的紧凑布局包装以及减少或消除保护环来显着减小模具尺寸。它通过预定义的设备构建块库支持高频，并支持任意数量的感应设备之间的耦合。
关键特性
VeloceRF提供硅上电感器件的综合、建模、分析和优化。
- 硅验证
- 优化平面布局
- 减小设备尺寸
- 预定义形状库
- 通过参数扫描优化性能
- 支持超过200种硅技术
Single-spiral电感差动，单端，方形和八角形，带或不带中心丝锥。
Multispiral电感:变压器、平衡器、t型线圈及串联差速器。
T-lines:屏蔽线，双屏蔽线，带线，耦合器，合成器和其他类型的准备胶带。
Ansys VeloceRF计算任何数量的电感之间的耦合，以更好地优化硅的房地产。使用VeloceRF，您可以紧固或消除保护环，还可以优化硅平面。
Ansys VeloceRF提供电感参数的参数扫描支持，以在电路环境中提供最佳解决方案。它允许电感之间独特的耦合分析，以确保消除串扰相关的故障。
Ansys VeloceRF为毫米波频率的设计提供经过验证的硅精度。各种t线结构支持类似LEGO®的设计方法，包括:微带线，共面波导(屏蔽和双屏蔽)，带状线，45度和90度弯曲，t型结，存根，分支线耦合器，威尔金森分压器等。
Ansys VeloceRF目前支持超过200种独特的铸造技术，并与半导体代工厂的任何工艺(CMOS, BiCMOS, GaAs, SOS, SOI)一起工作，包括TSMC, UMC, Global foundries, TowerJazz, Samsung等。VeloceRF支持3nm以下的所有工艺节点。它集成了领先的EDA平台，VeloceRF模型可以与寄生提取的网络列表相结合。
Ansys VeloceRF在完整的3d网格算法将导体分割成小单元之前计算布局依赖效应(LDE)。3D基板模型允许非常快速和准确地提取分布式RC基板网络。提取的模型非常准确，捕获所有电磁现象，包括电流分布，皮肤和接近效应。
Ansys软件可访问
对于Ansys来说，所有用户，包括残疾人，都能访问我们的产品是至关重要的。因此，我们努力遵循基于美国访问委员会(Section 508)、Web内容可访问性指南(WCAG)和自愿产品可访问性模板(VPAT)当前格式的可访问性要求。
看看Ansys能为您做些什么
看看Ansys能为您做些什么
联系我们
立即联系我们
